|
|
楼主
查看: 11221回复: 4
发表于 2019-4-9 09:58:22
只看该作者
关于电赛公开课
《模拟电路基础知识讲座》由 TI 邀请青岛大学傅强老师录制，深入浅出的介绍了模拟电路及电源相关的基础知识，帮助大家由浅入深地了解产品，更轻松的进行产品的选型和设计。
本课程共计80节视频内容，视频解析文字课40节，每周二、周四更新，欢迎同学观看学习。
>>>>>>>>>>查看全部课程安排<<<<<<<<<<
本节文字课程相关视频：
1. 振铃及其成因
2. 开环增益与相移
用过运放的人都知道，不合理的设计会造成运放的自激振荡。一般教科书按“鸡生蛋蛋孵鸡”理论解释自激振荡：
1) 无论是反相放大还是同相放大电路，引入的总是负反馈。
2) 实际运放寄生的低通滤波环节会导致相移，每阶低通滤波器最大相移90°。
3) 当存在3阶以上的低通滤波器时，就一定存在某个频率分量的相移恰好是180°（负反馈变正反馈，鸡能生蛋），如果该频率对应增益还能大于1（平均一只鸡产蛋数大于一），那么自激振荡就发生了。
由此，我们得出这样的运放稳定条件，要么让反馈的相移达不到180°（鸡根本无法下蛋），要么降低增益（平均一只鸡下不了一个蛋）。
这样解释看似很完美，但是当遇到“单位增益稳定放大器”和“比较器振荡”以后，“鸡生蛋蛋孵鸡”理论就存在困难了。
1) 单位增益稳定运算放大器是专门的一类放大器，只有这种放大器可以作为缓冲器使用，其他放大器只有放大倍数达到若干倍以后，才是稳定的。
2) 电压比较器（本质也是运放）不存在负反馈，但是它仍然会发生振荡。
我们有必要从更“微观”的角度看待振荡是如何发生的。接下来将从振铃、电容性负载、反相输入端的寄生电容、开环增益与相移、相位补偿、比较器与正反馈几个方面来重新认识振荡。
1 振铃
我们经常能够听到一个词“振铃”，那么振铃是如何产生的，它与振荡有什么联系呢？如图1所示为振铃的TINA仿真。
1) 三个运放都被接成同相输入电路，采用相同信号VG1（1VPP/40kHz方波）。
2) 三个运放的反馈之路分别加上了RC延迟，R取值一致，C参数不同。
3) 根据低通滤波计算，OP1反馈延迟最大，OP3最小。
如图2所示为TINA的瞬时现象仿真：
如图3为瞬时现象仿真的局部放大图，可以看出延迟环节越严重，振铃现象越严重。
振铃是由负反馈环节的延迟产生的。
1) 运放这种电子元件的本质是忠实的将uP-uN的差值放大A倍（开环增益）。
2) 参考图4，如果反馈环节几乎无延迟，那么输出电压将是类似VF3的波形，由于压摆率的限制，输出电压逐渐上升到与uP相等，然后稳定。
3) 但是如果反馈环节有延迟，那么当输出电压已经达到uP，但是uN的电压由于延迟还未达到uP，则输出电压继续上升，于是振铃就产生了。
将OP1反馈环节的C1改为20nF，增大反馈延迟，VF1输出的振铃就接近振荡了，如图4所示。
负反馈的延迟主要来源于两个地方，一个是运放的电容性负载，另一个是运放反向输入端的寄生电容。
2 电容性负载
大家在调试运放电路（特别是高速运放）的过程中，可能有过这样的经历：本来一切正常，但当把示波器探头接在运放输出的时候，示波器显示的结果却是振荡波形。
这一现象的原因是电容性负载带来的反馈延迟，示波器探头会引入电容负载。如图5所示的TINA电路原理图展示了电容性负载如何构成反馈延迟的低通滤波器。
1) 运放存在输出电阻RO，也就是内阻。
2) CL为由于各种原因存在的电容性负载，有的时候真实负载就是容性，有时候是示波器的探头等意外引入的。
如果是由示波器探头的电容引起了电路振荡，而我们又没有“土豪”有源探头（输入电容小但极其昂贵）时，可以给示波器探头串联一个1k左右的电阻再去测量，由于示波器探头输入阻抗在MΩ以上，所以1k左右电阻不会带来太大测量误差。
图6所示为直接接入示波器探头与串联电阻R2后再接入示波器探头的TINA仿真原理图。
瞬时仿真结果如图7所示，由于容性负载已经被串联电阻R2所“破坏”，所以过冲消失了。
3 反相输入端的寄生电容
在被教育PCB布线规范的时候，芯片的可靠去耦和敷设地铜的道理大部分人都明白，但是对于运放反向输入端引脚下面不要敷设地铜的道理却是难以捉摸，为什么同相输入端就没有这个顾虑和要求呢？
如图8所示，电路接为同相比例放大电路，OP1和OP2电路仅有反相输入端电容大小不一样。
| 图8 运放反相端输入电容造成的反馈延迟TINA仿真 |
反馈电阻RF和反相端输入电容CN构成了低通滤波器，给反馈回路带来了延迟。如图9所示为瞬时仿真现象图。通过仿真可以看出，PCB布线不良（反向输入端引脚下方的地铜）带来的额外寄生电容会增大反馈延迟，进而带来振铃。
下面我们来讨论一下同相输入端引入额外电容的现象，如图A.3.3所示，给信号源VG1增加50Ω内阻R2和R3（避免成为理想信号源有失公允），给OP2增加1nF电容C1，模拟同相输入端的寄生电容。
瞬时现象仿真如图11所示。OP2虽然引入了额外的同相输入端对地电容，但是振铃或振荡并无发生。
4 开环增益与相移
是不是忽略负载电容和反相输入端电容，过冲和振荡就不会发生呢？当然不是，之前讨论的是忽略运放内部电路自身延迟，仅考虑外部延迟造成的影响。运放内部电路的延迟往往远小于外部电路延迟，所以内部延迟导致的一般是高频自激振荡，而外部电路延迟更多的表现为振铃。
先来看一个问题，如图12所示的运放电路没有外部延迟环节，U1和U2两个运放分别构成单位增益和10倍增益放大电路，哪个电路更容易因内部延迟导致高频振荡？先通过仿真来看结论。
1) 一旦运放发生高频自激振荡，仿真软件的仿真速度就会变的“很慢”。举个例子，原始信号频率为1kHz，而自激振荡频率为10MHz，那么如果想“展现”原始信号1个周期约1ms的波形，仿真软件实际需要计算自激振荡10000个周期。
2) 因此，使用TINA-TI观测高频自激振荡时，直接用阶跃信号更简单些。如图12所示原理图中，VG1设定为单位阶跃信号，得到0~50ns时间的瞬时现象仿真波形图13。
3) 与“增益”越大越容易发生振荡的一般印象相反，单位增益放大电路是最不稳定。
运放的开环增益/相移可以帮助定性分析运放内部延迟引发的振荡问题。
1) 多数模电初学者认为，运放要加负反馈才能使用，所以只要知道如何计算闭环增益就可以了。开环增益Aod在脑子中仅仅是个很大的数，反正最后计算总可以不去考虑。
2) 其实，开环增益才是运放的本质属性，这就像前面介绍电阻、电容、电感和三极管的本质一样。运放并不知道自己被用在什么“名字”的电路中，忠实的将差模信号放大Aod倍才是职责所在。
如图14所示为OPA846的开环增益及相位图。我们看一看从这张图中能不能得出什么有用结论。
1) 运放自身也会相移，这可以比照前面讨论的反馈电路引起的相移。
2) 外部反馈电路引入低通，但反馈增益肯定是小于0dB（1倍）。所以，只考虑反馈相移时，最多是导致严重的振铃，接近振荡，如图3所示那样。
3) 运放自身不仅引起相移，对应该相移的增益还可能非常大，所以可能发生鸡生蛋蛋孵鸡那样的振荡。
如图14所示，读取坐标轴数据，当相移-180°时，增益约为10dB，如果运放输出全部都能反馈到反相输入端（这就是单位增益放大电路的情况），蛋孵鸡的条件就肯定满足了。所以OPA846接成单位增益放大器（跟随器）以后一定会振荡。
那么接成10倍放大以后是什么效果呢？如图15所示，-180°相移时，VF2端增益为10dB，VF1取自VF2的0.1倍（-20dB）分压，所以VF1的增益就是-10dB，不满足振荡条件。
那么什么样的运放可以被接成单位增益呢？如图16所示为OPA842的开环增益及相移曲线，当-180°相移时，开环增益约为-10dB，所以单位增益是稳定的（Unity Gain Stable）。
对于通用运放（低速运放）来说，实现单位增益稳定几乎是不费吹灰之力的，高频信号早衰减到渣滓都不剩了。高速运放对于单位增益稳定才需要特别去权衡设计。
1) 打开TI公司的主页，搜索高速放大器产品，如图17所示。
2) 找到最小稳定增益的选项（Acl,min stable gain)，将条件设为“≤1”就可以筛选出单位增益稳定运放。
3) 在图17所示全部290种高速放大器中，有200种满足单位增益稳定。
欢迎大家留言作答以下题目，答案将在下期公开课公布。在答案公布前作答正确的同学，还将获得5枚赫兹币奖励哦~
课后问答：
以下说法是否正确：
1、振铃对于运放电路是有害的。
2、运放电路的放大倍数越大，越容易产生振荡。
选择题：
3、振铃产生的原因有？
A反相输入端寄生电容
B同相输入端寄生电容
C电容性负载
4、高速运放容易发生自激振荡的原因是？
A自激振荡对应频率的增益仍然很大
B差模放大倍数小
C共模抑制比低
D输入阻抗小
参考答案：
1 正确
2 错误
3 AC
4 A
|
|
投票
