电子表误差检测仪

secret

摘要：
本文介绍了一种电子表误差检测仪的设计与实现方案。该电子表误差检测仪由msp430F247作为主控制器，前端由LC谐振回路感应电子表晶振发出的磁场信号，经低噪放大、带通滤波、二次放大、比较电路、CPLD分频，产生使能信号对标准晶振计数，最后将所计数送入单片机中处理。为了使测量精度达到107，采用“程序补偿”晶振作为标准晶振，即测出一个50MHz的普通晶振温度频率特性，当获得晶振所处的环境温度后，在程序中便可对标准晶振频率进行修正。

关键词：时间误差程序补偿频率修正

1作品简介
（1 )用途：
★主要用于测试电子表的石英品体频率的精度以及测量各类石英钟表、主机板、PDA、DSC、笔记本电脑时间准确度。
★测试电子表的日误差及月误差，专测电子表类。

（2）技术参数：
本产品主要用于时间误差检测，具备以下功能：
时间精度参数测量
频率：电子表晶振实际频率日误差：每日快（+）或慢（一）若干秒。
    月误差：每月快（+）或慢（一）若干秒。
    产品频率合格范围设定，当晶振频率超出此范围视为不合格。
    本仪器内部时间标准品振为50Mz，精确度优于0.4PPM。

特点：
电子表误差检测仪是电子表制造厂的必需设备，而该产品在市场上的价格最低为8000多元，十分昂贵，价格不菲的主要原因为该产品需要一个灵敏度非常高的电子表晶体频率传感器以及精度非常高的标准晶振。本电子表误差分析仪由mSp430F247作为主控制器，前端信号检测电路由LC谐振回路感应电子表品振发出的微弱电磁场信号，经低噪放大、带通滤波、再放大获得正弦信号。后端信号处理电路通过精度为10-7的“程序补偿”标准晶振来测量晶振信号的周期，进而计算出电子表晶振的频率。本仪器可以实现在不拆开表的条件下就对其进行误差检测。

2方案设计
2.1理论分析
由于要在不拆开电子表的情况下对其内部晶振的频率进行测量，因此需要用LC回路靠近电子表去感应电子表晶振振动发出的微弱电磁场信号。为了加强感应信号的强度，需要在LC回路两端并联一个频率为32768Hz的晶振。由于感应信号非常微弱且夹杂着很强的噪声，因此需要采取放大、滤波等措施来提纯信号。

感应信号非常微弱，所以第一级放大器采用场效应管放大电路，由于此时信号幅度依然很微弱，因此紧接着又接一级放大器。由于信号依然微弱，所以放大器必须是小信号低噪声放大器，这里使用opa340低噪放大器搭建同相放大电路，放大倍数位100.

二级放大后进入滤波电路，鉴于需要获得非常纯净的单频率信号，这里使用晶振申联谐振电路。两个品振串联起来，并在晶振之间加LC并联谐振电路滤除高频信号。由于无源滤波电路有较大的损耗，因此滤波之后需要再次低噪放大，该级放大电路基本和二级放大电路相同，只是这一级放大倍数达到200倍。

由于后端处理电路需要输入方波信号，因此三级放大之后信号进入比较器电路，把正弦信号转化为方波信号。比较电路由运放opa340构成迟滞比较电路，比较电路输出高电平位5v低电平位0v的方波，而CPLD输入信号幅度不能超过3.3.y，因此需要在比较电路之后接3.3v稳压电路。

该电子表检测仪采用测周期法间接测量频率，而周期法测量中需要CPLD进入分频，最后由单片机计算出晶振信号的周期，进而得出期频率，之后就可以测出秒误差、日误差等参数。

2.2TI器件选择
在本作品中，使用了两类TI器件MSP430单片机和PA300运算放大器，下    面分别对其选择理由进行阐述。
（1）MSP430F247单片机使用理由
一、MSP430的内核CPU结构是按照精简指令集的宗旨来设计的。具有丰富的寄存器资源、强大的处理控制能力和灵活的操作方式。在CPLD分频并对标准信号进行计数之后，需要单片机计算被测信号的频率、周期、日误差、月误差等参数，其中标准信号周期数达到10°，8位单片机进行计算不方便，而MSP430F247是16位的运算指令，16位数据的宽度使数据处理更为有效。

二、为了知道电子表的位置放置的是否合适，需要在放大电路之后检测信号幅度，只有当检测到的信号达到一定幅度才可以开始测量。若选用一般的单片机，需要另外的AD转换器，而MSP430F247内部带有12位的AD转换功能，12位转换精度，1位非线性微分误差，1位非线性积分误差，采样速度快，最高可达200ksps，并且ADC12可关断内核支持超低功耗应用

三、MSP430F247众多引脚的功能复用大大扩展了引脚使用的灵活性，很多引脚都可以作为普通引脚使用，这样像键盘、LED灯等外围模块电路就可以不增加布线难度的条件下灵活地摆放他们的位置。

四、MSP430F247直接嵌入仿真处理，具有JTAG接口，方便进行调试，提供了高效的开发环境。并且它有通过采用三种工作模式，达到超低功耗的效果，从休眠模式转换位工作模式只需花费不到lus.

（2）OPA300使用理由
由于感应信号非常微弱，放大器增益要求达到10以上，因此需要采用多级放大电路级联的形式。一级放大器的输出信号很微弱且噪声仍较大，因此二级放大电路在处理这种弱信号时，要求LNA具有高开环增益、高共模抑制比、低噪声以及较高的线性度。信号的幅值非常微弱，当该信号幅度与叠加在其上的内部噪声信号幅度相比拟时，输出的有用的信号就可能被噪声所淹没，因而，低噪声系数是LNA的首要要求，前级网络足够的增益能够有效抑制后级网络的噪声。

这里使用T1公司的Qpa300低噪高精度、高共模抑制比、高速放大器。它提供稳定的增益和很小的谐波失真率，2.7-5.5V的单电源供电即可满足要求，并提供从-100mv到100mv之间很宽的动态输出范围。并且Qpa300具有150Mhz的增益带宽、高达10的输入阻抗和3nV//Hz的低电压噪声。

2.3设计方案论证
（1 )标准信号源比较与选择为了测量电子表品振的频率，需要一个频率精度很高的高频晶振作为标准信号源，标准信号源的选择有以下两种方案；
方案一：直接购买高频温补品振或恒温晶振作为标准信号源，从而获得较高的频率精度。
方案二：用一个高频普通晶振作为标准信号源，但是需要测量出该普通晶振的频率温度特性，即在不同温度下该品振的准确频率，这样在程序中便可对该普通晶振频率进行补偿。在测量普通晶振的频率温度特性曲线时，使用频率精度为10°的频率计，这样就可以准确地知道该普通晶振在某一温度下的频率。

方案一易想到且使用方便，但这类晶振价格昂贵，从而使产品成本大大提高。

方案二实现起来相对比较麻烦，因为需要测量该普通晶振在不同温度下的准确新森·但是同一批晶振的拓客汽府特件基本相同，这样当知道其中一个晶振的    频率温度特性之后，就可以知道这一批晶振的频率温度特性。该方案既保持了较高的精度度，又大大降低了成本。
    比较以上两种方案的优缺点，我们采用方案二。

（2）频率测量方法的比较与选择若要知道电子表的时间误差，需要获得电子表晶振的实际频率，常用的频率测量方法有以下两种方案：
方案一：直接频率测量法——即在确定的闸门时间Tw内，记录被测信号的.。

变化周期数（或脉冲个数）Nx，则被测信号的频率为：f=T当所测信号频率较大时，可在一个固定时间内计数电子表晶振发出的脉冲数，再除以时间系数，换算成1s的脉冲个数，即可得出电子表晶振的频率.容易理解，固定时间越长，误差越小，当固定时间为1s时，读取的脉冲数就是频率.如图1所示（其中t〉〉t1)，该方法适合测量信号频率较大的情况。


方案二:周期测量法一测周 期法需要有标准信号的频率f,,在待测信号的若干个周期N*T内，记录标准频率的周期数N,,则被测信号的频率为:



普通电子表晶振的频率稳定度在10-5左右，若要精确的测量普通电子表的时间误差，该检测仪的频率测量精度应该达到10-7。上面两种方案都要对信号计数，方案一主要对被测信号计数，方案二主要对标准信号计数。在测量精度达到107的条件下，若采用方案则需要对被测信号计数10个周期，测量时间要求在1000秒以上，这个时间是无法忍受的;而方案二对高频标准信号计数，大大缩短了测量时间。例如使用50MHz的高频标准信号，仅需测量2秒。通过测量电子表晶振的周期，间接测量频率，在达到同样的频率精度时，所需要的时间大大缩短。
因此，选用方案二。

(3) CPLD 间接测频与单片机直接测频的比较与选择
频率测量过程中需要对被测信号和标准信号进行计数，而计数可以采用三种方案:分立元器件计数、CPLD 计数和单片机直接计数。
在快速测量的要求下，要保证较高精度的测频，必须采用较高的标准频率信号;1而单片机受本身时钟频率和若干指令运算的限制，测频速度较慢，无法满足高速、高精度的测频要求。采用高集成度、高速的现场可编程门阵列CPLD为实现高速、高精度的测频提供了保证。随着EDA技术和微电子技术的进步，CPLD的时钟延迟可达到ns级，结合其并行工作方式，在超高速、实时测控方面有非常广阔的应用前景;并且FPGA具有高集成度、高可靠性，几乎可将整个设计系统下载于同一芯片中，实现所谓片上系统，从而大大缩小其体积。而分立元器件所占体积很大并且不容易与单片机通信，因此选用CPLD计数并实现与单片机的串行通信。CPLD无法做浮点运算，因此需要单片机进行计算。

3系统实现
3.1硬件设计
该系统从功能上可以分为三大模块，信号提取模块、CPLD计数模块和单片机计算控制模块.

3.1.1系统框图
(1)信号提取模块




（2）CPLD计数模块
该电子表检测仪采用测周期法间接测量频率，而周期法测量中需要CPLD进行计数，在测量过程中，有两个计数器分别对标准信号和被测信号同时计数。首先对被测信号进行65536分频产生闸门信号，该闸门信号作为标准信号计数的使能信号。使能信号有效时，标准信号计数，使能信号无效，计数结束，完成一次测量过程。接着串行通行信号有效，CPLD在单片机的控制下将计数值发送至单片机。



（3）单片机计算控制模块
由于CPLD无法做浮点运算，因此，CPLD需要把N、和N。的值送入单片机。CPLD使用的标准信号由50MHz的晶振产生，为了能够达到107的精度，因此要计数两秒以上，为此对信号进行65536分频，相对被测信号来说大概是两秒的时间。由f=f,计算出被测信号的频率之后，就可以计算PPM、日误差、月误差等N.相关参数值。单片机控制电路有两个主要功能，首先单片机要处理CPLD发送过来的标准信号的周期数，从而计算出被测信号的周期，进而计算出被测信号的频率，并得出所需要的参数。另外，单片机要控制LCD的显示，键盘，指示灯，蜂鸣器等。



3.1.2接口设计
（1）信号提取电路的末端是比较电路，比较电路输出是高电平为5V、低电平为0V的方波，而CPLD计数模块输入电平不能高于3.3V，因此需要一个电平转换电路。电平转换电路由一个二极管搭建，比较器输出端串一个二极管到3.3V电压。当输出高电平时二极管导通，输出电压稳定在3.3V，低电平期间二极管不导通，输出0V。（2）CPLD计数模块与单片机计算控制模块之间分别使用三个引脚对应连接起来即可。

3.1.3硬件设计注意事项及窍门
前端信号提取电路增益很高，在硬件设计上采用一下措施来提高稳定性。
（1）每级放大电路之间都使用隔离板进行很好的隔离。
（2）在每个运放电路的电    源输入端进行电源滤波，滤除杂波。
（3）PCB进行大面积接地。
（4）信号回路与偏置电路使用隔直电容进行隔离。
（5）使用先同相放大、反相放大再同相放大的放大电路。
（6）放大电路输出端串联小电阻。

3.2软件设计
3.2.1软件流程，软件设计思路及技巧
主要程序模块有：电压测量，温度测量，键盘，LCD显示等。软件主程序流程图如右图。程序初始化后，开始测量当前环境的温度，从而用于补偿标准晶体的频率（晶体的温度频率特性需事先测量好）。测量电压模块用于测量前端电路感应到电子表信号的强度，当电压稳定，且达到一定幅度的时候（一般是最大幅度），此时就可以测量频率了。如果电压不稳定或者较小，用户调整电子表的位置，直至满足电压要求。这些都完成后，由键盘控制msp430给cpld发送一个开始测量的信号，然后cp1d就开始分频和计数，计数完成后，cp1d将给单片机发送一个完成的信号。单片机收到信号后，就开始控制cp1d发送数据。当数据接收完成后，单片机处理数据，最终显示需要的数据。




3.2.2编程感想及软件设计注意事项
在软件设计的时候，难点不是在于各个模块功能的实现，而是最终的组合。
一旦疏忽，就会出现这样那样的错误，而C语言查错又比较难。所以就更加要求语言的规范了。


4作品性能测试与分析。
4.1系统测试方法
测试主要分波形测试与显示结果测试两部分。波形测试是用示波器观察各级放大电路的输出波形，从而判断信号质量的好坏。为了使测出的信号波形有说服力，我们采用对比的方法进行测试。首先前端传感器电路不放电子表也不不加任何外界的干扰，记录此时各放大器的输出波形。然后前端放上电子表，并使单片机检测到的电压达到最大，说明此时电子表已经放好了，然后记录此时各放大器的输出波形。

显示结果测试主要是找到ABCDE五个电子表，其中A为普通计算器自带的电子表，B为普通的电子表、CD都是手机上的电子表，E为实验电路板上带的晶振。测试主要是通过实际测量电子表的误差，查看电子表的实际频率和时间误差。

4.2测试性能概览
A.波形测试

由于前端检测到的电子表辐射信号特别微弱，经MOS管放大后仍然无法用示波器观察到，因此，波形测试是从第二级开始的，以下是测试到的波形图：



B.显示结果测试



4.3误差分析
由于作品本身就是为了检测电子表的误差，因此前端的传感器电路灵敏度很高，虽然在防止干扰方面已经尽了最大的努力，但我们还必须承认作品的大部分误差还是来自于前端电路的干扰，这是因为外界存在的各种电磁干扰要比电子表辐射的电磁场要强的多，特别是冲激干扰影响做大。另外虽然标准晶体的频率已经经过了程序补偿，但是由于晶体本身存在的不稳定度等问题，标准晶体还是会引起一定的误差，虽然程序补偿只能减小晶体误差对整体误差的影响，但无法消除。
4.4进一步改进
一、硬件电路改进
a）屏蔽改进为了便于测量电路的性能，前端传感器电路没有完全装入屏蔽盒中，又由于放大电路的放大倍数非常大，达到10°以上，因此这部分电路会造成很大的干扰。建议将各个放大电路分别隔离并放入严密的屏蔽盒中。前端与后端的连接线最好全部都用同轴线连接。

b）电源改进由于不稳定的电源会对电路的性能造成很大的影响，虽然电源电路经过各种方式的滤波，其对电路的影响仍然无法消除，因此强烈建议使用干电池供电。

c）结构改进由于后端的比较器电路的辐射会对前端形成正反馈，因此后端的显示电路最好放到屏蔽盒中。这样前后端电路均在不同的屏蔽和中，因此可以合理地设计作品的结构，使整个电路的干扰达到最小。

二、软件改进
a）计数时间改进为了能够达到应有的精度，CPLD计数时间是2秒，也即高电平的时间是2秒，现在作品的CPLD分频出的低电平时间是1秒，而这1秒对CPLD与单片机的通信来说是相当长的一段时间，如果能够适当的改进CPLD的分频出的占空比，使高电平持续时间在2秒以上，使低电平持续的时间小于1秒，这样可以在不影响测量时间的情况下提高测量的精度。

b）程序滤波改进由于外界的冲激干扰对电路的误差的影响最大，因此可以通过在单片机中增加数字滤波实现消除或减小冲激干扰的影响。