|
|
楼主
查看: 28470回复: 79
发表于 2020-5-13 10:02:47
只看该作者
以前一课所涉及的AD范例工程PHY1为例，讲解绘制PCB基本操作。包括以下内容：
（1）板型绘制
（2）从原理图导入元件到PCB
（3）排列元件
（4）元件对齐操作
（5）创建类
（6）制定规则
1、板型绘制
绘制PCB的第一步是定义好PCB板的外尺寸轮廓（异型板更应如此），这样才不至于将元件和布线画出边界。
（1）新建好工程，并绘制好原理图文件（如图1），新建空的PCBDOC文件并保存。
（2）参考图2，在PCBDOC编辑区按G，将网格设为1mm间隔，以方便定位。点击激活下方Mechanical1层，在机械层绘制板子外框。
（2）通过机械层外框，设置PCB板外形（Board Shape）。参考图3，先选中构成闭合形状的四条边线，然后点击Design->Board Shape->Define from selected objects，这样就完成了板型绘制。实际上可以通过任何层的闭合曲线来定义PCB外形，早期AD版本多习惯使用keep out层来定义，本例使用机械层进行额外标注不会对PCB有实质影响。
2、从原理图导入元件到PCB
正常情况PCB文件中的元件都应该是从工程中关联原理图自动导入的（简单粗暴型PCB可以例外）。
（1）确保原理图和PCB文件处于同一工程，原理图中所有元件均绑定了封装，原理图Project->Compile编译后无错误（可以有警告）。参考图4，PCBDOC编辑窗口点击Design>Import Changes From XXX.PrjPCB导入元件。注意，原理图发生改变后，要重新编译才能再次将修改导入PCB。
（2）参考图5，在Engineering Change Order窗口会提示具体有哪些“改变”，点击Execute Changes，选择加载所有元件及其电气连接。
| 图5 Engineering Change Order窗口 |
（3）如图6所示，全部元件和电气连接属性都加入到了PCBDOC窗口。红色方框是room，用于限定单张原理图的元件从属关系。
（4）图6所示room框的形状可以拖放修改，从属元件离开的room框就会报错（默认效果是变绿色）。对于单原理图工程，只有一个room框，这时的room框一般都直接删去。
3、排列元件
对于图6所示的元件，完全手动一一摆放元件当然是可以的，但是元件一多会相当费眼费事。SCH和PCB的交叉选择功能可以帮助快速找到并排列元件，是AD中最人性化的功能之一。
（1）如图7所示，点击Tool->Cross Select Mode激活交叉选择功能。
（2）如图8所示，右键点击窗口标签区，选择Split Vertical将窗口分为左右两半，同时显示SCH和PCB编辑窗口，效果如图9所示。
（3）如图10所示，在原理图里选中一个功能单元的元件（R4、R8、R9、JP1）。
（4）然后点击Tools->Component->
>Reposition Selected Components，就可以快速有效的依次排列待选的全部元件，如图11。
| 图11 使用Reposition Selected Components功能 |
（5）接着如图12所示，使用Reposition Selected Components功能后，在PCB窗口，鼠标上会先自动拾取R4。待R4放置完毕后，鼠标上又会自动拾取R8，这样可以依次对照原理图，放置好这一单元的4个元件。
4、元件对齐操作
一些元件的位置可以大致摆放，而另一些则需要精确对齐或等间隔排列。
（1）如图13所示，选中待对齐操作的所有元件。
（2）如图14，点击黄框所示的工具图标，打开Align Objects窗口。可以在水平和垂直方向上，选择对齐方式，或者是均分空间排列。图中选择的参数是让5个LED下对齐，水平方向均分空间。
（3）如图15所示为下对齐并水平方向均分5个LED元件的效果。
根据原理图中各单元功能，按信号流向和单元元件就近排列原则，放置好所有元件，如图16所示。
如图17，按“3”切换到3D模式，查看元件3D布局效果。AD原范例工程PHY1并不带3D模型，本课另外添加了全部元件的3D模型，方法见前面课程。
5、创建类
一个规范的PCB设计，会涉及到复杂的布线规则。而在制定布线规则的时候，经常要用到类的概念，也就是规则可以仅对某一类对象起作用。如图18所示，点击Design->Classes，可以打开Object Class Explorer类浏览窗口。
（1）计划创建Power net类型的class，以便将来设计线宽规则时，可以单独将其加粗。
（2）如图19所示，在类编辑窗口的Net Classes点击右键Add Class，并添加Member。
（3）如图19右侧，在Power类中添加3V3、3V3A、PWFBIN和PWFBOUT四个对象，这就是PCB工程中所涉及的4个电源类Net。
6、制定规则
AD中有很多设计规则（Design Rules），其中最重要的规则就是Routing中的线宽width和Electrical中的Clearance间距。如图20所示，点击Design->Rules，可以打开PCB Rules编辑界面，图中仅有一条默认Clearance规则和一条默认Width规则。
（1）单一线宽Width规则会导致电源线与信号线一样宽度。
（2）工程PHY1中的U1是高密度引脚TQFP封装元件，只有单一间距Clearance会导致整个电路板的线间距过小（为了将就TQFP的引脚间距）。
下面我们讲解如何增加针对电源的线宽规则和针对TQFP封装元件的间距规则：
（1）参考图21，右键新建线宽类规则，取名Power，并且将优先级Priority设为1。
（2）如图22所示，选择Custom Query，就可以配置Power规则的作用范围。
（3）如图23所示，红框内的“ (Innetclass('Power') OR InNet('GND')) ”，代表规则作用范围是Power的net class和GND这个net。
（4）如图24，把最大线宽Max Width增大到0.508mm。一共有三个线宽可以设置，默认画出的导线线宽是Preferred Width；人工将导线改到Min Width和Max Width之间线宽时，系统不会报错（默认违规的元件和导线会变绿色）。具体3个线宽值可根据用户实际需要设定。
（4）如图25所示，类似的操作，建立新的Clearance规则TQFP（规则名称由用户自定，以形象生动为佳），优先级也设为1（最高）。
（5）如图26，将TQFP规则的作用范围限定在“48引脚TQFP器件”，并将Clearance间隔设为0.2mm，这个间距TQFP封装引脚不报Clearance错（默认的0.254mm会报错）。
| 图26 设定TQFP规则的作用范围和Clearance值 |
如图27所示，Power规则和TQFP规则的优先级最高，它们作用范围外的其余规则（自带的Width和Clearance规则）采用默认值。也就是作用域All，线宽0.254mm（10mil），线间距0.254mm （10mil）。
7、本课小结
在经历了这么长时间的学习之后，我们仍未布设一根导线。这说明什么？说明欠了太多的账，出来混迟早是要还的。本课介绍了绘制PCB的前期工作，学完本课后必需掌握的有以下知识：
（1）板型绘制
（2）通过原理图导入元件
（3）设置类
（4）设置线宽规则和线距规则
至于“通过交叉选择快速摆放元件”、“对齐元件操作”属于人性化的操作技巧，实在不愿意用，我也不能刀架脖子不是。
|
|
[复制链接]
投票
