PAM4信号调制解调电路设计报告二

secret

摘要：
系统以FPGA为核心，产生两路8bit信号和对整个系统的控制。采用模拟器件宽带运放0PA847，比较器TLV3501实现调制和解调功能。用FPGA读取信号，并用单片机控制液晶屏显示信号，时钟档位。用0PA690实现可调有源滤波器输出PAMA信号的眼图。
关键词：FPGA，DDS，OPA847，PAM4

一、引言
数据在信息处理系统、网络以及大规模存储设备中的快速交换都依赖于高速率电互连技术，与日俱增的高带宽互连需求使得传统并行数据传输面临着严峻的挑战而且随着数据传输速率的提高，并行线路间的时序要求变得更严格，时延误差限制着并行总线频率的进一步提高。因此利用PAM4信号调制解调技术来实现低速并行信号与高速串行信号之间转换传输成为了目前研究的重点。

二、方案设计
2.1系统总体方案设计
系统结构图如图1所示。FPGA产生两路信号给分压电路和加法器电路进行信号调制，并同时把两路数据和时钟数据传给单片机。单片机控制显示屏进行显示。分压电路和加法器将调制出的PlA4信号分别传给三个通路。比较器，加法器，减法器电路接收PlA4信号，并进行解调，输出解调信号。低通滤波器接收PAM4信号，传给ADC模块进行采样，ADC模块将采样数据传给FPGA。FPGA同时也对PAM信号进行频率和台阶幅度的测量。最终FPGA将眼图，频率大小，台阶幅度在显示屏上显示。




技术方案分析比较
（1）数字信号产生模块设计
方案1：采用单片机STM32F103产生数字信号。
STM32F103系列基于专为要求高性能、低成本、低功耗的嵌入式应用专门设计的ARM Cortex-M3内核，增强型系列时钟频率达到72MHz。但是考虑到题目要求最高产生36M的数据率数据，而且还要处理其他数据，性能不足。
方案2：采用FPGA产生数字信号。
FPGA最高工作频率可达到100M以上，产生时钟信号简单，并行处理能力强，适用于高速信号。
综上所述，方案2性能优越，编程相比方案1更简单，故采用方案2。

（2）信号调制模块
方案1：采用宽带运放芯片0PA847做加法器。
0PA847是宽带、极低噪声电压反馈运算放大器，具有达3.9GHz的极宽带宽、
950V/us的压摆率、0.85nV/Hz的极低输入噪声，理论上可实现对于有效值为10mV、频率为100MHz信号的放大，并且噪声低，稳定性高。
方案2：采用宽带运放芯片0PA690做加法器。
opa690对单位增益稳定有很大作用，电压反馈运放。一个新内部结构提供转换速率，大功率带宽先前只应用在宽带电流反馈运放。经过实测高频性能失真严重。综上所述，故采用方案l。

（3）信号解调模块
方案1：采用集成比较器芯片TLV3501、二极管三极管制成全加器TLV3501具有4.5ns的极短轨至轨时间和极高比较速度，频率可达100Ml。用TLV3501做3路电压比较。用二极管制作与门和或门，用三极管制作非门。用与门、或门、非门制作全加器。对输入PAM4信号进行解码。
方案a.采用集成比较器芯片TLV3501，集成运放ope817做加减电路用TLV3501做3路电压比较。用3路信号输出真值表特性，选择信号进行加减电路对PAM4信号进行解码。
综上所述，方案1分立元件数量庞大，制作困难。方案2制作简单，实测效果比较好，故采用方案2。

（4）低通滤波器模块
方案1：采用宽带运放芯片0PA847做低通滤波器。
采用宽带运放芯片0PA847做低通滤波器，通带内的信号不仅没有能量损耗，而且还可以放大，负载效应不明显，多级相联时相互影响很小，利用级联的简单方法很容易构成高阶滤波器，并且滤波器的体积小、重量轻、不需要磁屏蔽（由于不使用电感元件）方案2：采用LC无源做低通滤波器。通带内的信号有能量损耗，负载效应比较明显，使用电感元件时容易引起电磁感应，当电感L较大时滤波器的体积和重量都比较大。
综上所述，经过实测方案1效果更好，故采用方案1。

三、设计实现
3.1数字信号产生模块设计
如图2所示为数字信号产生模块框图。主要分为DDS时钟模块，10口读取模块，产生两路8bit循环放送数字信号模块。原理是按DDS产生的时钟速率读取I0口数据，同时把读取的数据传给两路8bit循环放送数字信号模块。



如图3、图4所示DDS为直接数字频率合成器的简称。一个完整周期的函数波形被存储在相位查找表中，在时钟的作用下，不断对相位控制字进行线性累加，读取相位查找表中的值，并输出。通过改变相位控字的大小，从而得到不同频率的时钟信号。





3.2信号调制模块
对FPGA输出的信号进行分压。分压成两路B，A分别为1V，2V信号。用运放opa847进行加法。对两路信号调制，形成PAM4信号的真值表如图3.1.1。电路图如图5所示。



3.3信号解调模块
对PAM4信号进行解调，是用三路电压比较器（X，Y，Z路比较电压分别为0.5V，l.5V，2.5V）对PAM4信号进行比较分出三路比较结果。对比较结果信号进行加法、减法电路，可解调出两路8Bit信号。A=Y，B=X-Y+Z。输出结果真值表如图7所示。




3.4低通滤波器模块
用opa690制作可调有源低通滤波器。根据RC电路特性，制作了二阶低通滤波器。



3.5显示模块



用89C51单片机制作显示模块。FPGA将显示数据提供给89C51单片机，89C51单片控制显示屏LCD12864将数据显示出来。

四、测试结果与分析
4.1测试仪器
示波器，稳压电源，信号发生器，万用表。

4.2测试方案
基本要求
（1）用示波器测是从rrGA输山的两路0位数宁信号是百失真，频率石正确。
（2）用示波器观察调制后的PAM4信号是否失真，输出电压是否正确。
（3）用示波器观察调制后的PAM4信号时钟频率是否可调。
（4）观察液晶屏上是否显示8bit数字信号和时钟档次。
（5）用示波器观察PAM4信号是否解调，液晶屏是否显示正确。

发挥部分
（6）用示被器观察增加的时钟频率是否正确。
（7）用信号源输出5V正弦波经过可变低通滤波器。

4.3测试结果
（1）用拨码开关设定两路8位数字信号，用示波器观察，发现输出的两路2bit数字信号正确，无杂波。



（2）PAM4脉冲边沿清晰，电频间隔均匀，编码正确



（3）经过测试，时钟频率可调结果如下



（4）液晶屏上是否显示8bit数字信号和时钟档次正确。
（5）PAM4解调正确，液晶屏显示正确。
（6）频率接近理想状态，完成要求。测试结果如表3。
（7）使用信号源对低通滤波器测试结果如下表



五、结论
基本要求已完成，发挥部分（1）（3）完成要求。比赛期间发现坚持非常重要。在最后的时刻产生了很多新思路，解决了好多前期未解决的问题。不放弃，终会成功！